Данный проект предполагает реализацию кодового замка на плате FPGA с использованием языка VHDL и конечного автомата. Предлагаются некоторые возможные решения проблем, включая устранение дребезга контактов, генерацию случайных чисел и проверку комбинации.